基于Quartus Prime的数字系统Verilog HDL设计实例详解

数字资源平台 > 工学> 计算机科学与技术（可授工学、理学学位）> 基于Quartus Prime的数字系统Verilog HDL设计实例详解

阅读次数： 15 下载次数： 5
荐购次数： 3 收藏次数： 0

作者：
徐宏伟，周润景，彭雪梅编著

出版社：
电子工业出版社

出版时间：
2024.09

ISBN：
978-7-121-48908-2
主题：
VHDL语言
中图法分类号：
TP301.2
【中图法分类】
T 工业技术 > TP自动化技术、计算机技术 > TP3计算技术、计算机技术 > TP30一般性问题
【学科分类】
工学 > 计算机科学与技术（可授工学、理学学位）
版本号：
4版

建议阅读终端：

在线试读

PDF格式

下载

PDF下载

分享到

注：如果您的电脑尚未安装PC客户端，请先安装客户端后再下载阅读！

手机扫描阅读此书

支持（Android/Iphone）

简介

本书以Altera公司全新推出的QuartusPrime18.1为设计平台，结合大量的实例来介绍基于VerilogHDL的FPGA/CPLD数字系统的设计方法。本书由浅入深地介绍了采用QuartusPrime18.1进行数字系统开发的设计流程、设计思想和设计技巧。书中实例丰富，既有简单的数字逻辑电路实例、数字系统设计实例，也有复杂的数字控制系统设计实例。

查看全部 ∨

评分：

评价：

请输入评论信息

0/255 我要评论

全部评论(0)

检索

默认排序